●在算法過程中頻繁的數(shù)據(jù)混洗使得NTT難以在計(jì)算集群中分布，無法并行計(jì)算，并且由于需要從大型數(shù)據(jù)集中加載和卸載數(shù)據(jù)，在硬件上運(yùn)行時(shí)需要大量帶寬。即使硬件操作很快，這可能也會(huì)導(dǎo)致速度變慢。例如，如果硬件芯片的內(nèi)存為16GB或更少，那么在100GB的數(shù)據(jù)集上運(yùn)行NTT將需要通過網(wǎng)絡(luò)加載和卸載數(shù)據(jù)，這可能會(huì)大大降低操作速度。

目前零知識(shí)證明（ZKP）應(yīng)用的主要2個(gè)方向：隱私和可驗(yàn)證計(jì)算，Aleo是隱私L1公鏈，同時(shí)兼具可編程性，像ZCash等雖然也是隱私公鏈，但是不具備可編程性。以太坊L2上的ZK-Rollup項(xiàng)目，屬于可驗(yàn)證計(jì)算，我們之前的文章也分析過：重磅分析！為什么說FPGA或者ZK通用服務(wù)器在Aleo項(xiàng)目上機(jī)會(huì)是零？，在證明的需求量上完全不是一個(gè)級(jí)別。

為什么以太坊或者門羅是抵制ASIC的？看看大餅就知道了，主要是比較低成本的ASIC讓以太坊社區(qū)預(yù)測(cè)到了ASIC機(jī)器未來可能占領(lǐng)以太坊網(wǎng)絡(luò)，而以太坊網(wǎng)絡(luò)開始的共識(shí)是PoW，和大餅一樣。

芯片的硬件指的是運(yùn)行指令的物理平臺(tái)，包括處理器、內(nèi)存、存儲(chǔ)設(shè)備等等。芯片數(shù)據(jù)中常出現(xiàn)的“晶體管數(shù)量”、“7nm制程”、“存儲(chǔ)”等，往往指的就是硬件參數(shù)。

軟件則包括固件、驅(qū)動(dòng)程序、操作系統(tǒng)、應(yīng)用程序、算子、編譯器和開發(fā)工具、模型優(yōu)化和部署工具、應(yīng)用生態(tài)等等。這些軟件指導(dǎo)硬件如何響應(yīng)用戶指令、處理數(shù)據(jù)和任務(wù)，同時(shí)通過特定的算法和策略優(yōu)化硬件資源的使用。芯片數(shù)據(jù)中常出現(xiàn)的“x86指令集”、“深度學(xué)習(xí)算子”、“CUDA平臺(tái)”等，往往指的就是芯片軟件。